Esta semana ha tenido lugar el ciclo de conferencias de dispositivos electrónicos del IEEE. En ellas se detallan algunos de los procesos de la industria, así como la dirección de esta. Como una de los socios prioritarios de Intel, ASML presentaba en una diapositiva el calendario completo del fabricante de chips para la próxima década.
ASML es una empresa danesa, líder en el sector, que se dedica a proporcionar a los founders con la maquinaria necesaria para producir sus chips. La diapositiva en cuestión, recorte de una mayor procedente directamente de Intel, nos lleva desde los chips actuales en 10 nanómetros hasta los 1,4 nanómetros previstos, si no hay nuevas sorpresas, en 2029.
En el horizonte de Intel: 7, 5, 3, 2 y 1,4 nanómetros
Anterior al retraso en la llegada a los 10 nanómetros, veíamos en Intel un despliegue en lo que se conocía como Tick Tock –nada que ver con la red social–. Esto es, una renovación bianual en la que un año veíamos un proceso miniaturizado, siendo optimizado al año siguiente. Este esquema terminó por interrumpir la conocida como ley de Moore más allá de los 14 nanómetros, dio lugar a otro en tres etapas que denominaban PAO –Process-Architecture-Optimization–.
Una versión híbrida de estos funcionamientos será implementada en adelante, junto a las arquitecturas correspondientes. Un ejemplo, en 2021 veremos aterrizar, o eso se espera al menos, una arquitectura en 7nm. Esta será optimizada como 7nm+ y 7nm++, en 2022 y 2023 respectivamente.
Pero esta segunda etapa de extracción de rendimiento en un nodo dado no paralizará la miniaturización, sino que en 2023 se espera que acompañe también en la miniaturización hasta los 5 nanómetros. De nuevo, el ciclo se repetirá hasta 2029, pasando por los 3 nm, 2 nm y los 1,4 nanómetros, mencionado por primera vez en esta conferencia.
Cierto es que Intel no hablaba en su diapositiva original del tamaño de los transistores, sino más vien de procesos de fabricación. Así, el nodo actual sí aparece reflejado como "N2019 10nm +" –el nodo base actual ya es '+'–, pero los siguientes evitan la mención a la escala de fabricación, haciendo únicamente referencia al año.
En cualquier caso, que sea ASML quien etiquete esta diapositiva con el proceso correspondiente no aporta otra cosa que confianza de que la industria llegará a esos niveles hacia el final de la próxima década. Como referencia, a estos niveles tan microscópicos y en 1,4 nanómetros de espesor encontraríamos tan solo 12 átomos de silicio colocados uno al lado del siguientes.
Si bien no están claros los detalles de estos procesos a tan baja escala, parece que la industria mantiene viva la ley de Moore, en la que la densidad de los transistores se duplica cada dos años.
Nuevos diseños, portables a anteriores procesos
Una de las consideraciones principales dentro del roadmap de Intel es la oportunidad de llevar nuevos diseños a anteriores procesos ya optimizados. De esta forma, los trabajos de los equipos de diseño y manufactura ya no son completamente interdependientes, sino que se cosen cada dos años en una suerte de salvaguarda en caso de que el nodo más innovador vea comprometida su disponibilidad como ya hemos visto en los 10 nm.
De esta forma y volviendo a los casos concretos, se espera que hacia finales de 2021 lleguen los 7nm de Intel –que serán equivalentes a los 5nm de TSMC, por ejemplo–. El diseño de esta hornada de procesadores está pensado para que pueda ser fabricado en el proceso de 10nm+++ que veremos también optimizado en 2021.
Tras los retrasos en sus CPU, Intel pivota a un foco más amplio: el silicio
Esto beneficiaría también en caso de que haya un repunte de la demanda como el que hemos visto en 2019, donde Intel ha tenido incluso que recurrir a procesadores de anterior generación para suplir algunos sectores del mercado. Esto, según el CEO de Intel, ha ayudado a dar aire a la cuota de participación de AMD durante el último ejercicio.
No obstante, Intel se intenta desvincular de la limitación al sector de las CPU, con un renovado foco en el mercado total del silicio, mucho más grande y diverso.